[2021年1月8日，北京] 1月8日，在与中国科学院计算技术研究所和中国科学院计算技术研究所南方研究所合作的基础上，北京中科瑞信科技有限公司集团有限公司（简称中科瑞鑫）正式发布了图神经网络加速芯片IP核（即准备该芯片的知识产权核），并宣布了全球商业授权。据该团队称，目前市场上尚无类似的IP核可用于授权。因此，该IP核是世界上第一个图形神经网络加速IP核，专注于有效地加速图形神经网络的推理阶段。适用于图神经网络的计算能力该图神经网络加速IP内核的代号为“ GCU Zero”。主要研究人员之一是中国科学院计算技术研究所的特殊研究助理严明宇博士。他毕业于中国科学院计算技术研究所，并在加利福尼亚大学工作。参观圣巴巴拉海豹突击队实验室，主要从事图计算和图神经网络加速结构研究。根据严明宇的说法，“零”是指表示团队以0号“认知智力”开始。芯片，并希望实现“零差距”。在机器和人类之间的智能； “ G”表示和“ U”表示图单元（Graph Unit）的含义表示满足图神经网络的特殊计算能力要求的计算单元，“ C”表示满足图神经网络特殊计算能力要求的计算单元。表示计算单元为机器提供认知智能（Cognitive Intelligence）。 GCU Zero Homosapiens系列基于混合结构设计思想。 GCU Zero为图神经网络的两个主要执行阶段（图遍历阶段和神经网络转换阶段）设计了相应的加速引擎，并简化了这两个引擎的执行。该设计思想可以满足图神经网络对计算能力的特殊要求，大大提高了图神经网络的执行效率。例如，在加速图神经网络-图卷积神经网络的重要分支的执行过程中，GCU Zero可以提供低延迟独立执行模式（低延迟模式）和高并行融合执行模式（高并发性）。模式）两种工作模式，具有“四个高点，三个低点和四个少点”的优点。 “四高”指高可配置性（针对不同应用场景的不同执行模式），高可扩展性（可互连多个IP内核以执行更大的图神经网络），高并发性（最多数十个图）同时执行节点处理任务），高能量效率（比传统处理器更高的能源效率）； “三低”意味着在低延迟模式下，所有资源都用于共同执行单个图节点的处理任务，从而可以实现低延迟，低开销和低能耗； “四少”意味着在高并发模式下，可以同时执行多个图节点的处理任务，并且可以对两个主要阶段进行流水线处理，从而可以减少中间数据的计算和内存访问，从而实现更少的计算，更少的内存访问，耗电量更少，运行时间更少。打开图神经网络以加速时代。图神经网络被认为是促进“认知智能”发展的强大推理方法。期望解决诸如深度推理无法解决的一系列问题，例如关系推理和可解释性，以便机器可以“理解并理解”。思考”。但是，尽管国际学术界中有一些团队已经基于图神经网络加速进行了相关研究，并且业界也已经基于图神经网络进行了应用，但是当前的图神经网络加速芯片仍然是“基于图神经网络加速的芯片”。没有人的土地在世界上。 ”。 2020年初，严明宇（Mingyu Yan）博士发布了第一个国际图神经网络加速结构设计“ HyGCN”。在国际计算机体系结构峰会HPCA上。严明宇说，GCN代表图卷积网络（Graph Convolutional Network，简称GCN）。作为图神经网络最重要的分支，GCN集成了深度学习算法和图计算算法，对搜索，推荐和风险有效。控制等许多重要领域的协调度更高