欢迎访问我司网站!我们是低阻值电阻产品解决方案提供商,

首页

HDTV接收器中Viterbi解码器的FPGA实现

HDTV接收器中Viterbi解码器的FPGA实现

& nbsp;数字电视地面广播编码正交频分复用COFDM传输系统因其强大的抗多径干扰性能和易于实现的移动接收而在HDTV研究中占有非常重要的地位。

COFDM系统中的编码和解码技术是影响系统性能的重要因素。

本文基于最大似然解码-维特比VB解码算法的思想,并从FPGA实现的角度讨论了COFDM系统中内部码(收缩卷积码)的解码。

1设计算法的简要说明在HDTV地面广播COFDM系统中,使用的内部代码是删余的卷积代码。

除了1/2的主要编码率外,还有2 / 3、3 / 4、5 / 6和7/8的编码率。

卷积编码。

在实际的传输通道中,噪声通常是加性高斯白噪声(AWGN),并且AWGN通道的输入是二进制信号序列。

为了充分利用信道输出信号的信息并提高传输系统的解码的可靠性,首先对信道的输出信号进行量化,并且将Q电平量化序列输入到维特比解码器。

因此,本文中使用的VB解码算法是一种软判决代码算法。

1.1主码率为1/2的卷积码编码目前,在国际卫星通信和许多通信系统中,(2,1,6)码是使用VB解码的首选标准卷积码。

由于此代码可以最大程度地降低误码率并克服相位误差,因此在HDTV地面广播COFDM传输系统中,内部代码采用(2,1,6)码,其子生成器为(171,133),全部八进制。

相应的生成多项式G D = 1 + D + D2 + D3 + D6 1 + D2 + D3 + D5 + D6 df = 10。

编码器的框图如图1所示。

由于(2,1,6)代码具有64种状态,为了直观起见,使用列表方法来表示其围栏图,如表1所示。

; nbsp; 1.2穿孔卷积码的实现为了实现多速率传输,当提高码率时,解码器的复杂度将不会增加。

在此设计中,添加和删除了(2,1,6)代码。

于(删节)。

如图1所示,在进行上述编码之后,将删除输出码字中的特定位置。

以此方式,可以生成具有更高的码率2 / 3、3 / 4、5 / 6和7/8的卷积码。

1.3 Viterbi解码算法的简要介绍Viterbi VB解码算法是最大似然解码算法。

在接收端的解码过程中,根据接收到的符号的处理方法不同,分为硬判决解码和软判决解码。

在相同的解码算法下,尽管硬判决解码比软判决解码更容易实现,但性能会损失2到3 dB。

因此,本文基于软决策讨论了FPGA的实现。

具体算法如下:(1)从某个时间单位j = m开始,计算进入每种状态的分支长度为j的所有局部路径的局部路径度量。

对于64个州中的每个州,请选择并存储具有最大度量标准的部分路径并将部分度量标准值存储为剩余的所选路径。

(2)将j加1,将此时进入每个状态的所有分支度量添加到上一次连接到这些分支的其余选择路径的度量中,以获得此时进入每个状态的保留路径,并存储它们,然后删除所有其他路径。

(3)为了在FPGA设计中达到更高的时钟速度,在判断和输出路径寄存器的信息时,本文取出所有64个路径寄存器的第一条信息元素,并根据输出第一条信息。

对大量决策标准元。

2 Viterbi解码的FPGA实现本文是在Altera公司推出的Quartus电路仿真环境中,结合使用AHDL语言和原理图仿真来完成VB解码器的FPGA实现。

2.1解码器的总体实现方案解码器的总体方案如图2所示。

来自发送方的数据在信道上传输,经过同步和信道估计后,根据CSI信息对维特比进行量化,并且对量化后的信息进行解交织并发送至维特比解码单元。

从前端接收到代码字后,它必须首先在发送方的删除位置填写特定的错误代码元素。

该功能完成